Home

Diseño Digital para FPGAs, con herramientas libres

Descripción

Tutorial para aprender a diseñar sistemas digitales sintetizables en FPGAs usando SOLO herramientas libres. Descripción del hardware en lenguaje Verilog

• Placa de desarrollo: iCEStick. Con la FPGA iCE40HX-1k de Lattice
• Simulador de Verilog: ícarus Verilog
• Visualizador de señales: Gtkwave
• Sintetizador: Yosys (Repo en github)
• Place & route: Arachne-prn (en github)
• Utilidades y descarga en FPGA: Proyecto icestorm

TODO

Why libre?
Por donde íbamos? --> Retomar artículos sobre el tema
--> convirtiendo hw en sw
--> Hispalinux
--> JCRA barcelona

Repo

Repositorio con el código verilog

Autor

Juan González Gómez (Obijuan)

Licencia

Licensed under a Creative Commons Attribution-ShareAlike 4.0 International License

Créditos

• Proyecto icestorm, por Clifford Wolf and Mathias Lasser
• Arachne-pnr, por Cotton Seed

Agradecimientos

• Este tutorial no habría sido posible sin las increibles herramientas libres del proyecto Icestorm y Arachne-pnr, por Clifford Wolf, Mathias Lasser y Cotton Seed. Representan un avance espectacular para el patrimonio tecnólogico de la humanidad ¡Muchísimas gracias!

• A BQ, por financiar el material usado en el tutorial. Soy un verdadero privilegiado por trabajar en una empresa donde fomentan el espíritu maker y apoyan las iniciativas de exploración y experimentación con tecnologías Libres ¡Muchas gracias!

• A Jesús Arroyo, por hacer la compra de las placas iCEStick y empezar con el empaquetado para Debian/Ubuntu de las herramientas Arachne-pnr y las del proyecto icestorm. ¡Muchas Gracias!

• A David Sánchez Falero, por enseñarme cómo resaltar código Verilog en los markdown de github :-) ¡Esto ha hecho que el código sea muchísimo más legible! ¡Muchas Gracias!

FAQs